大連PLC控制柜通信(xin)模塊的三模塊如(ru)下：

1.輸入采樣階段

在(zai)輸(shu)入(ru)采樣(yang)階段(duan)，可編程(cheng)邏輯控制器以掃(sao)描(miao)方式依(yi)次地讀入(ru)所有輸(shu)入(ru)狀態(tai)和(he)(he)數(shu)(shu)據(ju)，并將它們(men)存入(ru)I/O映象(xiang)(xiang)區中(zhong)(zhong)的相(xiang)應的單元內。輸(shu)入(ru)采樣(yang)結束后，轉入(ru)用戶程(cheng)序(xu)執(zhi)行和(he)(he)輸(shu)出刷新階段(duan)。在(zai)這兩個階段(duan)中(zhong)(zhong)，即使輸(shu)入(ru)狀態(tai)和(he)(he)數(shu)(shu)據(ju)發生(sheng)變(bian)化，I/O映象(xiang)(xiang)區中(zhong)(zhong)的相(xiang)應單元的狀態(tai)和(he)(he)數(shu)(shu)據(ju)也不會改變(bian)。因此，如(ru)果輸(shu)入(ru)是脈(mo)沖(chong)信(xin)號，則該脈(mo)沖(chong)信(xin)號的寬度必須大于一(yi)個掃(sao)描(miao)周期，才能保證在(zai)任(ren)何情況下，該輸(shu)入(ru)均能被(bei)讀入(ru)。

2、用戶程(cheng)序執(zhi)行階段

在(zai)用(yong)戶程(cheng)序執行階段，可(ke)編程(cheng)邏輯控制(zhi)器總是按由上而下(xia)的順序依次地掃(sao)描用(yong)戶程(cheng)序(梯形

圖)。在(zai)掃描(miao)(miao)每一條梯(ti)形圖時，又總是(shi)先(xian)掃描(miao)(miao)梯(ti)形圖左邊的(de)由各觸點構(gou)成的(de)控制線(xian)路，并按先(xian)左后右、先(xian)上后下的(de)順序對由觸點構(gou)成的(de)控制線(xian)路進(jin)行邏輯(ji)運算，然后根據邏輯(ji)運算的(de)結果，刷新(xin)(xin)該(gai)邏輯(ji)線(xian)圈在(zai)系統RAM存儲區中對應位(wei)的(de)狀(zhuang)態；或者刷新(xin)(xin)該(gai)輸(shu)出線(xian)圈在(zai)I/O映象區中對應位(wei)的(de)狀(zhuang)態；或者確定(ding)是(shi)否要執行該(gai)梯(ti)形圖所規定(ding)的(de)特殊(shu)功能指令。

即，在(zai)用(yong)戶(hu)程序執行(xing)過程中，只有輸入點在(zai)I/O映象區(qu)內(nei)的(de)(de)(de)狀態和(he)數據(ju)不會發(fa)生變(bian)化，而其(qi)(qi)他輸出點和(he)軟(ruan)設備在(zai)I/O映象區(qu)或(huo)系統RAM存儲區(qu)內(nei)的(de)(de)(de)狀態和(he)數據(ju)都有可能(neng)發(fa)生變(bian)化，而且排(pai)(pai)在(zai)上面(mian)的(de)(de)(de)梯(ti)形圖(tu)(tu)，其(qi)(qi)程序執行(xing)結果(guo)會對排(pai)(pai)在(zai)下面(mian)的(de)(de)(de)凡是用(yong)到這(zhe)些線(xian)圈或(huo)數據(ju)的(de)(de)(de)梯(ti)形圖(tu)(tu)起作用(yong)；相反，排(pai)(pai)在(zai)下面(mian)的(de)(de)(de)梯(ti)形圖(tu)(tu)，其(qi)(qi)被(bei)刷(shua)新的(de)(de)(de)邏輯(ji)線(xian)圈的(de)(de)(de)狀態或(huo)數據(ju)只能(neng)到下一個掃(sao)描周(zhou)期才能(neng)對排(pai)(pai)在(zai)其(qi)(qi)上面(mian)的(de)(de)(de)程序起作用(yong)。

在(zai)程序執行的過程中如(ru)果使用立(li)即(ji)I/O指令(ling)則可以直接存取I/O點。即(ji)使用I/O指令(ling)的話，輸(shu)入過程影像寄存器的值(zhi)(zhi)不會被(bei)更新，程序直接從(cong)I/O模塊取值(zhi)(zhi)，輸(shu)出過程影像寄存器會被(bei)立(li)即(ji)更新，這跟立(li)即(ji)輸(shu)入有些區別。

3.輸出刷新階段

當掃(sao)描用戶(hu)程(cheng)(cheng)序結束后，可編程(cheng)(cheng)邏輯控制器就進(jin)入輸出刷新(xin)階段。在此期間，CPU按照I/O映象區內對應的(de)狀態和數據(ju)刷新(xin)所有的(de)輸出鎖存(cun)電路(lu)，再經輸出電路(lu)驅動相應的(de)外設。這時(shi)，才是可編程(cheng)(cheng)邏輯控制器的(de)真正輸出。

可編(bian)程邏輯(ji)控(kong)制器的(de)特(te)點

1.系統構(gou)成(cheng)靈活，擴展容易，以開關量控制為其(qi)特(te)長(chang)；也能進(jin)行連續過程的(de)PID回路控制；并能與上位機構(gou)成(cheng)復雜的(de)控制系統，如DDC和DCS等，實現生產過程的(de)綜合自動化(hua)。

2.使用方便(bian)，編程簡單，采用簡明的梯形圖、邏(luo)輯圖或語句表等編程語言，而無(wu)需計算機(ji)知識，因此系(xi)統開發(fa)周期短，現場調試容易(yi)。另(ling)外，可在(zai)線修(xiu)改程序，改變控制方案而不拆(chai)動硬件。

以上就是有關大連PLC控制柜的部分信息。

3.能適應各(ge)種惡劣的(de)運行環境，抗干擾能力強，可靠性(xing)強，遠高于其他各(ge)種機型(xing)。